3.2.2 DRAM存储器

3.2.2 DRAM存储器
　　
1.四管动态存储元

四管的动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成的。 演示

下面我们来看看它和六管静态存储元电路有什么区别：

写操作：I/O与I/O加相反的电平，当T5,T6截止时，靠T1，T2管栅极电容的存储作用，在一定时间内(如2ms)可保留所写入的信息。

读操作：先给出预充信号，使T9，T10管导通，位线D和D上的电容都达到电源电压。字选择线使T5，T6管导通时，存储的信息通过A，B端向位线输出。

刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。

2.单管动态存储元

单管动态存储元电路由一个管子T1和一个电容C构成。

写入：字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中；

读出：字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。

表3.4 单管存储元电路和四管存储元电路对比

    3.DRAM存储芯片实例　 ?

DRAM存储器芯片的结构大体与SRAM存储器芯片相似，由存储体与外围电路构成。但它集成度要高，外围电路更复杂。下图是16K×1位的DRAM存储器片2116的逻辑结构示意图。

图3.11 16K×1位DRAM芯片

　　?　动态MOS

器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。

　　常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。

　　集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。

图3.14(a) 集中刷新方式

　　分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。

图3.14(b) 分散刷新方式

　　异步式刷新方式是前两种方式的结合。同学们可以自己画画它的刷新周期图。

【例2】 说明1M×1位DRAM片子的刷新方法，刷新周期定为8ms

　　【解】

　　如果选择一个行地址进行刷新， 刷新地址为A0—A8，因此这一行上的2048个

元同时进行刷新，即在8ms内进行512个周期的刷新。按照这个周期数，512×2048＝1 048 567，即对1M位的存储元全部进行刷新。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms÷512＝15.5μs刷新一次的异步刷新方式。

　　DRAM存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路形成DRAM控制器，它将CPU的信号变换成适合DRAM片子的信号。

　　(1)地址多路开关：刷新时需要提供刷新地址，非刷新时需提供读写地址，由多路开关进行选择。

　　(2)刷新定时器： 定时电路用来提供刷新请求。

　　(3)刷新地址计数器：只用RAS信号的刷新操作，需要提供刷新地址计数器。

　　(4)仲裁电路：对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定。

　　(5)定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE。