3.2.1 SRAM存储器

3.2.1 SRAM存储器

　　1.基本存储元

　　基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息0或1。

六管SRAM存储元的电路图及读写操作图请看演示。

它是由两个MOS反相器交叉耦合而成的触发器，一个存储元存储一位二进制代码.这种电路有两个稳定的状态，并且 A，B两点的电位总是互为相反的，因此它能表示一位二进制的1和0。

同学们是否能看图说出该存储元的读写操作是怎么实现的？

写操作

写“1”：在I/O线上输入高电位，在I/O线上输入低电位，开启T5，T6，T7，T8四个晶体管把高、低电位分别加在A，B点，使T1管截止，使T2管导通，将“1”写入存储元.

写“0”：在I/O线上输入低电位，在I/O线上输入高电位，打开T5，T6，T7，T8四个开门管把低、高电位分别加在A，B点，使T1管导通，T2管截止，将“0”信息写入了存储元，

读操作

若某个存储元被选中，则该存储元的T5，T6，T7，T8管均导通，A，B两点与位线D与D相连存储元的信息被送到I/O与I/O线上。I/O与I/O线接着一个差动读出放大器 ，从其电流方向可以判知所存信息是“1”还是“0”。

2.SRAM存储器的组成

　　SRAM存储器的组成框图请看演示。

下面我们对此SRAM存储器的组成做一下具体介绍：

存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。

地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式。

　　右边演示的是一个采用双译码结构的存储单元矩阵的译码过程。

驱动器：双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。

I/O电路：处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大信息。

片选：在地址选择时，首先要选片，只有当片选信号有效时，此片所连的地址线才有效。

输出驱动电路：为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。

小结：存储器对外呈现三组信号线，即地址线、数据线、读/写控制线。

3.SRAM存储器芯片实例

　　下图是2114存储器芯片的逻辑结构方框图演示。

注意：由于读操作与写操作是分时进行的，读时不写，写时不读，因此，输入三态门与输出三态门是互锁的，数据总线上的信息不致于造成混乱。

4.存储器与CPU连接

　　CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要发出读操 作或写操作的控制信号，最后在数据总线上进行信息交流，要完成地址线的连接、数据线的连接和控制线的连接。

存储器芯片的容量是有限的，为了满足实际存储器的容量要求，需要对存储器进行扩展。主要方法有：

★ 位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求

使用8K×1的RAM存储器芯片，组成8K×8位的存储器的演示。

★ 字扩展法：仅在字向扩充，而位数不变.需由片选信号来区分各片地址。

用16K×8位的芯片采用字扩展法组成64K×8位的存储器连接图演示。

★ 字位同时扩展法：一个存储器的容量假定为M×N位，若使用L×k 位的芯片(L＜M，k＜N)，需要在字向和位向同时进行扩展。此时共需要(M/L×(N/k)个存储器芯片。

5.存储器的读、写周期

　　在与CPU连接时，CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。

读周期： 读周期与读出时间是两个不同的概念。读出时间是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。

图3.8 2114的读周期

　　写周期： 要实现写操作，要求片选CS和写命令WE信号都为低，并且CS信号与WE信号相“与”的宽度至少应为tW。

【例1】 下图是SRAM的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。

　　【解】

写入存储器的时序信号必须同步。通常，当R/W线加负脉冲时，地址线和数据线的电平必须是稳定的。当R/W线达 到低电平时，数据立即被存储。 因此，当R/W线处于低电平时，如果数据线改变了数值，那么存储器将存储新的数据⑤。同样，当R/W线处于低电平时地址线如果发生了变化那么同样数据将存 储到新的地址②或③。正确的写入时序图见下图。